

## 12. Setul extins de instrucțiuni x86

### 12.1 Generalități

Evoluția arhitecturii microprocesoarelor INTEL de la 16 la 32 de biți implică anumite modificări ale dimensiunii regiștrilor precum și adăugarea unor resurse arhitecturale suplimentare.

În figura următoare este prezentată arhitectura simplificată a unui procesor Pentium. Procesorul Pentium are o arhitectură *superscalară* ceea ce îi permite în anumite condiții să execute două instrucțiuni în același timp prin cele două pipeline-uri de procesare paralelă a datelor.




Fig. 12.1. Arhitectura simplificată a procesorului Pentium

Principalele elemente arhitecturale ale schemei sunt: regiștrii, unitățile aritmetice și logice, memoria cache de date și cod (8Ko+8Ko), unitatea în virgulă flotantă, blocul pentru predicția salturilor și interfața cu magistralele. Setul de regiștri este cel descris în tabelul 12.1.

Tip regiștri	Biți	Denumire
Generali	32	EAX, EBX, ECX, EDX
	16	AX, BX, CX, DX
	8	AH, AL, BH, BL, CH, CL, DH, DL
Pointer	32	ESP, EBP
	16	SP, BP
Index	32	ESI, EDI
	16	SI, DI
Segment	16	CS, DS, SS, ES, FS, GS
Stare și control	32	EIP, EF, CR0...CR4, DR0...DR7
Alți regiștri	16	IP, F, MSW, GDTR, LDTR, IDTR, TR

Tabelul 12.1. Setul de regiștri al procesorului Pentium

### 386/486/Pentium — regiștri pe 32 de biți

#### Regiștri generali și de adresă:

EAX — acumulatorul implicit

EBX — conține implicit o adresă de bază pentru anumite moduri de adresare

ECX — contor implicit

EDX — acumulator extins implicit sau registru de date

ESI — index pentru sursă

EDI — index pentru destinație

EBP — indicatorul bazei în stivă

ESP — indicatorul curent în stivă

**Regiștri de stare și control:**

EIP — indicator (numărător) de instrucțiuni  
EF — registrul de flaguri  
CR0...CR4 — regiștri de control  
DR0...DR7 — regiștri pentru depanare (debug)

**Regiștri segment:**

FS — registru segment suplimentar (de date noi)  
GS — registru segment suplimentar (de date noi)

Cele două pipeline-uri standard de procesare a instrucțiunilor dispun și de două unități de calcul **ALU** întregi.

Memoriile **cache** sunt separate: pentru date (8Ko) și pentru instrucțiuni (8Ko). Fiecare memorie cache are câte un modul TLB (Translation Lookaside Buffer) dedicat, care convertește adresele logice succesive în adrese fizice. Conține de asemenea și un coprocesor matematic încorporat **FPU** (*Floating Point Unit*). Se estimează că unitatea de calcul în virgulă mobilă FPU a procesorului Pentium este de 2-10 ori mai rapidă decât cea a procesorului 486.

Modulul numit **BTB** (*Branch Target Buffer*) utilizează ca tehnică predicția salturilor (*branch prediction*) în scopul reducerii timpului de așteptare în canalele de procesare. La fiecare salt microprocesorul stochează adresa instrucțiunii de salt și adresa destinației saltului. BTB încearcă să prevadă apariția unei instrucțiuni de salt și să extragă din memorie instrucțiunile corespunzătoare ramurii la care se va face saltul. Salturile anticipate corect nu introduc întâzieri în prelucrare.

Procesorul are o magistrală de adrese pe 32 de biți și poate astfel să adreseze 4Go de memorie ca și procesoarele 386DX și 486; procesorul Pentium extinde magistrala de date la 64 de biți, ceea ce înseamnă că poate transfera sistemului de două ori mai multe informații, la aceeași frecvență de ceas. În interior însă procesorul Pentium are regiștri de 32 de biți care sunt compatibili cu cei ai procesoarelor anterioare.

## 12.2 Setul extins de instrucțiuni

Utilizarea setului extins de instrucțiuni în aplicații trebuie anunțată asamblorului folosind directivele:

```
.8086 .8087 .186 .286 .287 ;  
.286P .386 .387 .386P .486;  
.486P .586 .586P
```

Aceste directive nu acceptă operanzi. Directivele procesor permit utilizarea tuturor instrucțiunilor pe un procesor dat. Directivele .8087, .287, .387 activează setul de instrucțiuni în virgulă flotantă. Scopul acestor directive este să permită instrucțiuni 80287 cu setul 8086 sau 80186, sau instrucțiuni

80387 cu setul 8086, 80186 sau 80286. Directivele ce se termină cu P permit asamblarea unor instrucțiuni pentru privilegii. Acestea sunt utile celor care scriu sisteme de operare, drivere pentru anumite dispozitive și alte rutine de sistem.

### 12.2.1 Instrucțiuni de transfer

**MOVSX (Move with Sign Extension)** – copiază un operand pe 8 biți la o destinație pe 16 sau 32 de biți, sau un operand pe 16 biți la o destinație pe 32 de biți prin extensia corespunzătoare a semnului operandului sursă. Flagurile nu se modifică.

*MOVSX destinație, sursă                    destinație ← sign\_extend(sursă)*

Operanzi:            reg,reg  
                          reg,mem

Exemplu:

MOVSX            EAX, AL                                    ;octet → dublucuvânt  
MOVSX            EDI, WORD PTR [ESI]            ;cuvânt → dublucuvânt

**MOVZX (Move with Zero Extension)** – copiază un operand pe 8 biți la o destinație pe 16 sau 32 de biți, sau un operand pe 16 biți la o destinație pe 32 de biți precum și extensia cu zero a sursei. Extensia se realizează prin “umplerea” cu zero a biților superiori ai destinației. Flagurile nu se modifică.

*MOVZX destinație, sursă                    ;destinație ← sursă*

Operanzi:            reg,reg  
                          reg,mem

Exemplu:

MOVZX            EAX, AL                                    ;octet → dublucuvânt

**PUSHFD (Push EFLAGS Registers)** – copiază registrul de flaguri EF în stivă. Instrucțiunea nu are operanzi și nu afectează nici un flag.

*PUSHFD    ; ESP ← ESP – 4  
  [SS:ESP] ← EF*

**POPFD (Pop Stack into EFLAGS)** – aduce vârful stivei în registrul de flaguri EF. Instrucțiunea nu are operanzi, iar flagurile se schimbă în conformitate cu rezultatul operațiunii.

*POPFD    ; EF ← [SS:ESP]  
  ESP ← ESP + 4*

**PUSHF (Push 16-bit EFLAGS Registers)** – copiază cei mai puțin semnificativi 16 biți ai registrului de flaguri în stivă. Instrucțiunea nu are

operanzi și nu afectează nici un flag. Asigură compatibilitatea cu procesoarele pe 16 biți și poate produce decalarea stivei.

*PUSHF* ;ESP ← ESP – 2  
[SS:ESP] ← EF<sub>low</sub>

**POPF (Pop Stack into FLAGS)** – aduce din stivă cei mai puțin semnificativi 16 biți ai registrului EF. Instrucțiunea nu are operanzi, iar flagurile se schimbă în mod corespunzător.

*POPFD* ;EF<sub>low</sub> ← [SS:ESP]  
ESP ← ESP + 2

**PUSHAD (Push 32-bit General Registers)** – copiază toți cei 8 regiștri pe 32 de biți, pe stivă. Valoarea lui ESP salvată pe stivă este cea dinaintea execuției instrucțiunii PUSHAD. Registrul de flaguri nu se modifică.

temp ← ESP  
PUSH EAX  
PUSH ECX  
PUSH EDX  
PUSH EBX  
PUSH temp  
PUSH EBP  
PUSH ESI  
PUSH EDI

**POPAD (Pop All General Registers)** – reface din stivă toți regiștrii generali pe 32 de biți cu excepția lui ESP. Registrul de flaguri nu se modifică.

POP EDI  
POP ESI  
POP EBP  
ESP ← ESP + 4  
POP EBX  
POP EDX  
POP ECX  
POP EAX

OBS: Instrucțiunea **PUSHA/ POPA** copiază/ reface toți cei 8 regiștri de 16 biți, pe/din stivă.

**SAHF (Store AH în EFLAGS)** – încarcă conținutul registrului AH în octetul cel mai puțin semnificativ al registrului EF, cu mascarea biților rezervați (7,6,4,2 și 0).

EF ← EF or (AH and 0D5H)

**Lseg (Load Segment Register)** – adresa sursă specifică un pointer pe 48 de biți conținând o adresă efectivă pe 32 de biți urmată de un selector pe 16 biți. Adresa efectivă este încărcată în registrul destinație, iar selectorul în registrul segment specificat prin mnemonica instrucțiunii. Flagurile nu sunt afectate.

```
LDS   reg,mem           ;destinație ← [sursă]
LES   reg,mem           ;seg ← [sursă+4]
LFS   reg,mem
LGS   reg,mem
LSS   reg,mem
```

**BSWAP (Byte Swap)** – această instrucțiune se utilizează atunci când se dorește un schimb de date între procesoare cu arhitecturi diferite. Se realizează conversia între formatele “big-endian” și “little-endian” schimbând ordinea celor 4 octeți care compun data conținută de registrul precizat. (Dacă ar fi posibilă folosirea unui operand pe 16 biți, atunci de exemplu bswap AX ar fi echivalentă cu xchg AH,AL).

```
BSWAP reg32           ;temp ← reg
                        ;reg[0...7] ← temp[24...31]
                        ;reg[8...15] ← temp[16...24]
                        ;reg[16...23] ← temp[8...15]
                        ;reg[24...31] ← temp[0...7]
```

Exemplu:

```
MOV EAX, 12345678h    ; EAX=12345678h
BSWAP EAX             ; EAX=78563412h
```

### 12.2.2 Instrucțiuni de I/O pentru șiruri

**INSB, INSW, INSD (Input String from I/O Port)** – destinația dată de (ES:EDI) sau (ES:DI) primește date de la portul de intrare, specificat de către DX. Registrul DI este incrementat dacă flagul DF=0 sau decrementat dacă flagul DF=1 cu dimensiunea operandului (d=1, 2 sau 4). Pot fi folosite împreună cu prefixul REP, iar în acest caz registrul ECX va fi registrul contor. Nu au operanzi.

```
INSB, INSW, INSD     (ES:EDI / DI) ← port (DX)
                    și (EDI / DI) = (EDI / DI) ± (d) ;d=1 / 2 / 4
```

**OUTSB, OUTSW, OUTSD (Output String)** – se transferă un octet, cuvânt sau un dublucuvânt de la adresa efectivă dată de ESI sau SI la portul specificat prin registrul DX.

```
OUTSB, OUTSW, OUTSD port(DX) ← (ES:ESI / SI)
                    și (ESI / SI) = (ESI / SI) ± (d) ;d=1 / 2 / 4
```

### 12.2.3 Instrucțiuni aritmetice

**CDQ (Convert Double Word to Quadword)** – convertește datele pe 32 de biți aflate în registrul EAX la 64 biți. Nu este afectat nici un flag. Se utilizează deseori înaintea instrucțiunilor de împărțire când deîmpărțitul este de 64 de biți.

**CDQ** ;dacă  $EAX_{31} = 1 \rightarrow EDX = 0FFFFFFFh$   
;altfel  $EDX = 0$

Exemplu:

```
mov EAX, 12345678h ;EAX=12345678h
cdq ;EDX=0h
```

Exemplu:

```
MOV EAX, [420H] ;copiază deîmpărțitul în EAX
CDQ ;extensie la 64 biți
IDIV DWORD PTR [30H] ;împărțire cu semn
```

Instrucțiunea **CWDE (Convert Word to Doubleword Extended)** recunoscută de procesoarele de la 80386 și ulterioare, convertește cuvântul din AX la dublu-cuvântul din EAX, deci bitul de semn din AX se extinde la tot registrul EAX.

**CWDE** ;dacă  $AX_{15} = 1 \rightarrow EAX = 0FFFFFFFh$ ,  
;altfel  $EAX = 0$

Exemplu:

```
mov AX, 0FFA5h ;AX=0FFA5h
cwde ;EAX=0FFFFFFA5h
```

**CMPXCHG (Compare and Exchange)** – valoarea primului operand este comparată cu valoarea acumulatorului (AX, EAX). Dacă valorile sunt egale, adică  $ZF=1$  valoarea celui de-al doilea operand este copiată în primul. În caz contrar primul operand este copiat în acumulator.

**CMPXCHG** *operand1, operand2* ;dacă  $ACC = operand1$  atunci  
; $ZF=1$  *operand1 = operand2*  
;altfel  $ZF=0$   $ACC = operand1$

Operanzi: *reg, reg*  
*mem, reg*

Exemplu:

```
cmpxchg [VAR], SI ;compară AX cu cuvântul din memorie
;adresat de VAR; dacă sunt egale
;=> $ZF=1$  și în locația adresată de
;VAR se depune conținutul lui SI
;dacă sunt diferite => $ZF=0$  și în
```

```

;AX se depune conținutul memoriei
;dat de VAR

```

O instrucțiune asemănătoare cu CMPXCHG este **CMPXCHG8B** care compară cei 8 octeți ai perechii EDX:EAX cu o zonă de memorie mem64. Dacă sunt egale, ZF=1 și în acea zonă de memorie se încarcă conținutul perechii ECX:EBX. Altfel, ZF=0 și conținutul zonei de memorie e încărcat în perechea EDX:EAX.

```

CMPXCHG8B destinație          ;dacă EDX:EAX= destinație,
                               ;atunci Z=1 și (destinație)=ECX:EBX
                               ;altfel Z=0 și EDX:EAX =(destinație)

```

**XADD (Exchange and ADD)** – se calculează suma dintre operanzi, iar suma se depune în destinație. Valoarea originală a destinației este stocată în sursă.

```

XADD          destinație, sursă          ; destinație = destinație + sursă

```

Operanzi:     *reg,reg*  
                   *mem,reg*

Exemplu:

```

mov EAX, 4
mov EBX, 6
xadd EAX,EBX      ; EAX=EAX+EBX=> EAX=0000000Ah și
                  ; EBX=00000004h - doar de la 80486†

```

**MUL (Unsigned Multiplication)** – există un singur operand, înmulțitorul. Se realizează înmulțirea fără semn a numerelor întregi.

În cazul unui operand pe 32 biți avem:

- deînmulțit: EAX
- produs: EDX | EAX

```

MUL          sursă          ;acc extins ← acc * sursă

```

Operanzi:     *reg*  
                   *mem*

**IMUL (Integer (Signed) Multiplication)** – se realizează înmulțirea unor întregi cu semn. Dacă avem un singur operand pe 32 de biți rezultatul este depus în EDX|EAX. Dacă avem doi sau trei operanzi aceștia trebuie să aibă aceeași dimensiune.

```

IMUL          op1
IMUL          op1,op2
IMUL          op1,op2,op3

```



<u>Operanzi:</u>	op1	op2	op3	
	reg			$acc \leftarrow acc * reg$
	mem			$acc \leftarrow acc * mem$
	reg,	reg		$op1 \leftarrow op1 * op2$
	reg,	mem		$op1 \leftarrow op1 * op2$
	reg,	imed		$op1 \leftarrow op1 * op2$
	reg,	reg,	imed	$op1 \leftarrow op2 * op3$
	reg,	mem,	imed	$op1 \leftarrow op2 * op3$

Exemplu:

```
imul CX,DX,10 ;înmulțește conținutul reg. DX cu 10 și
               ;depunde rezultatul în registrul CX - de
               ;la 80286†
```

Exemplu:

```
imul EAX,[2] ;înmulțește conținutul reg. EAX cu
              ;dublucuvântul din locația de memorie
              ;(segm DS) care începe la adresa 2,
              ;depunând rezultatul în EAX -de la 80386†
```

Exemplu:

```
imul ESI,EDI,10 ;înmulțește conț. reg. EDI cu 10
                 ;și depunde rezultatul în reg.
                 ;ESI - de la 80386†
```

**DIV și IDIV (Integer (Signed) Division)** – valoarea aflată în acumulatorul extins este împărțită la *operand*. Câțul rezultat se stochează în partea mai puțin semnificativă a acumulatorului iar restul în partea cea mai semnificativă a acestuia. Dacă câțul e mai mare decât dimensiunea acumulatorului sau avem împărțire cu zero se produce INT 0.

În cazul unui operand pe 32 biți avem:

- deîmpărțit: EDX | EAX
- cât: EAX
- rest: EDX

	<i>IDIV</i>	<i>operand</i>	
<u>Operanzi:</u>	reg		
	mem		
<u>Exemplu:</u>			
MOV	EAX, [ESP + 16]		;deîmpărțitul
CDQ			;se convertește la 64 biți
IDIV	ECX		;apoi împarte cu semn
			;conț. perechii EDX:EAX la
			;ECX și depune câțul în
			;EAX iar restul în EDX





**BTS (Bit Test and Set)** – instrucțiunea testează un bit din destinație a cărui poziție este precizată prin index. Valoarea acestui bit este încărcată în CF și ulterior poate fi testată. Valoarea sa devine unu.

*BTR*      *destinație, index*                      *CF ← destinație [index]*  
*destinație [index] ← 1*

Operanzi:      *reg, data*  
                  *mem, data*  
                  *reg, reg*  
                  *mem, reg*

Exemplu:

```
mov EAX, 23            ;se verific. dacă bitul 23 este setat,
mov EBX, 0387F9FFh    ;destinația
bts EBX,EAX           ;CF=1, b23 rămâne 1, deci
                       ;EBX=0387F9FFh (neschimbat)
btr EBX,EAX           ;CF=1, b23 devine 0, deci
                       ;EBX=0307F9FFh
btc EBX,EAX           ;CF=0, b23 devine 1 prin complementare
                       ;deci EBX=0387F9FFh (neschimbat)
```

**SETcc (Set Byte on Condition)** – dacă condiția este îndeplinită, instrucțiunea setează octetul precizat de destinație, iar în caz contrar octetul devine 0.

Condiția ,cc' poate fi: A/ AE/ B/ BE/ C/ E/ G/ GE/ L/ LE/ NA/ NAE/ NB/ NBE/ NC/ NE/ NG/ NGE/ NL/ NLE/ NO/ NP/ NS/ NZ/ O/ P/ PE/ PO/ S/ Z

Exemplu:

```
SETC destinație      ;Set if Carry/ CF=1
SETLE destinație     ;Set if less or equal/ SF≠OF&ZF=1
```

Exemplu:

```
mov AX,2345h
mov BX,0EDCBh
add AX,BX
setnc CL             ;CF=1 -> CL=0
```

Exemplu:

```
mov EAX, 2
mov EBX, 3
cmp EAX, EBX        ; AX-BX<0
setle CL            ; is less - > CL=1
```

**SHLD (Shift Left Double) și SHRD (Shift Right Double)** – sursa este concatenată cu *destinația* iar valoarea astfel obținută se deplasează spre stânga respectiv dreapta. Cei mai puțin semnificativi biți sunt stocați în destinație. Operandul *count* este mascat cu valoarea 1FH (adică se face și logic între *count* și 1FH) astfel că operandul *count* nu depășește valoarea 31.

SHLD *destinație, sursă, count*SHRD *destinație, sursă, count*

temp  $\leftarrow$  max(*count*, 31)  
 value  $\leftarrow$  sursă  $\uparrow$  destinație  
 value  $\leftarrow$  valoare  $\cdot 2^{\text{temp}}$   
 dest  $\leftarrow$  valoare

temp  $\leftarrow$  max(*count*, 31)  
 value  $\leftarrow$  sursă  $\uparrow$  destinație  
 value  $\leftarrow$  valoare  $\text{div } 2^{\text{temp}}$   
 dest  $\leftarrow$  valoare

Operanzi:  
 reg, reg, imed  
 mem, reg, imed  
 reg, reg, CL  
 mem, reg, CL

Exemplu:

```
shld AX, BX, 12      ; conținutul registrului AX este
                    ;deplasat spre stânga cu 12 poziții și umplut de
                    ;la dreapta spre stânga cu cei mai semnificativi
                    ;12 biți ai registrului BX
```

Exemplu:

```
shrd EAX, EBX, 14    ; conținutul registrului EBX este
                    ;deplasat spre dreapta cu 14 poziții și umplut
                    ;de la stânga spre dreapta cu cei mai puțin
                    ;semnificativi 14 biți ai registrului EAX
```

**12.2.5 Alte instrucțiuni**

**CPUID (CPU Identification)** – returnează informații de identificare a procesorului sau despre resursele lui. Executarea instrucțiunii pentru diferite valori din EAX dau o imagine completă despre procesor și posibilitățile sale. Informațiile returnate la executarea instrucțiunii CPUID sunt: șirul ASCII de identificare a producătorului, semnătura procesorului, numărul de serie al procesorului, flag-urile de caracteristici ale acestuia, informații despre memoria cache, etc.

**INVD (Invalidate Cache)** – invalidează memoria cache internă; instrucțiunea nu are operanzi și nu modifică nici un flag.

**INVLPG (Invalidate TLB Entry)** – invalidează intrarea în TLB (Translation Look-aside Buffer) dacă adresa liniară a paginii în care se găsește adresa *mem* se află în TLB. Registrul de flaguri nu se modifică.

INVLPG            *mem*

*dacă adresa\_liniară (mem) este în TLB(i)*  
*atunci invalidează TLB(i)*

Exemplu:

```
INVLPG            [SI+4]            ;se invalidează PTE pentru această
                               ;adresă
```

**MOV (Move Special)** – copiază sau încarcă un registru special al CPU în sau dintr-un registru general. Regiștrii speciali sunt CR0, CR2, CR3 (Control Register), respectiv DR0, DR1, DR2, DR3, DR6, DR7 (Debug Register).

*MOV destinație, sursă; (destinație) ← sursă*

Operanți: reg,reg

Exemplu:

```
MOV EAX, CR0 ;se salvează CR0 în EAX
MOV DR7, ECX ;se încarcă DR7 cu conținutul ECX
```

**RDMSR (Read from Model Specific Register)** – conținutul unui registru MSR, precizat de ECX, este copiat în EDX|EAX. Cu ajutorul MSR pot fi observate și controlate detaliile specifice procesorului.

*RDMSR EDX|EAX ← MSR[ECX]*

**WRMSR (Write to Model Specific Register)** – un operand din EDX|EAX este copiat într-un registru MSR

### 12.3 Exerciții și teme

1. Analizați exemplele de mai jos și apoi executați-le cu debugger-ul (TD32.exe)

a). 

```
INVD ;invalidează memoria cache
MOV EAX, CR0 ;aduce conținutul registrului de
;control
AND EAX, 06000000H ;validează memoria cache
MOV CR0, EAX ;rescrie în registrul de control
```

b). Calculul valorii absolute

```
MOV EAX, valoare
OR EAX, EAX ;test pentru semn
JNS SKIP ;salt dacă nu există semn
NEG EAX ;negarea numărului dacă e negativ
SKIP:
```

c). Scăderea pe 64 de biți:

```
EDX|EAX - EBX|ECX
SUB EAX, ECX ;se scad biții de ordin inferior
SBB EDX, EBX ;se scad biții de ordin superior,
;cu posibilitate de împrumut
```

2. Studiați următorul program în care se verifică dacă procesorul suportă tehnologia MMX. Se folosește instrucțiunea `CPUID` care returnează informații referitoare la procesor: instrucțiunea se execută folosind diferite valori ca intrare în registrul EAX. În cazul parametrului de intrare EAX=1, rezultatul returnat în EDX va conține flaguri cu informații despre procesor. Bitul 23 dă informația referitoare la tehnologia MMX: dacă este 1, procesorul suportă MMX.

```

code    segment
        org    100h
        assume cs:code, ds:code, ss:code, es:code

main:
        jmp    start

        mesaj db "Setul MMX $"
        mesaj_DA db "acceptat.", 13, 10, "$"
        mesaj_NU db "nu este acceptat.", 13, 10, "$"

start:
        ; afișează mesajul de început
        mov ax, seg mesaj
        mov ds, ax
        mov dx, offset mesaj
        mov ah, 09h
        int 21h

.586P   ; selectează set de instrucțiuni 586P
        push  ebx           ; salvează regiștrii
        push  ecx
        push  edx

        ; execută cpuid cu parametrul de intrare eax=1
        mov  eax, 1
        cpuid
        mov  eax, 23      ; verific bitul 23
        bt   edx, eax    ; dacă bitul 23 din edx este 1, C=1
        pop  edx         ; reface regiștrii
        pop  ecx
        pop  ebx

.8086   ; selectează set de instrucțiuni 8086
        jnc nu           ; dacă C=0, nu suportă MMX
        mov  dx, offset mesaj_DA ; selectez DA
        jmp  afișare

nu:     mov  dx, offset mesaj_NU ; selectez NU

afișare:
        mov  ah, 09h           ; afișez răspunsul
        int  21h
        mov  ax, 4c00h
        int  21h               ; terminare program
code    ends
        end    main

```

Modificați aplicația astfel încât să verifice accesul la numărul de serie al procesorului. Această informație este dată de bitul 18 din EDX returnat pentru intrare EAX=1, în același fel: dacă bitul respectiv este 1, avem acces la numărul de serie al procesorului. Testați valoarea bitului folosind altă secvență decât cea prezentată mai sus.

3. Considerăm următorul șir definit pe octet: 0,1,2,3,4,5,6,7. Scrieți un program care să realizeze afișarea acestuia în ordinea dată de adresarea bit-reversed. Acest tip de adresare este întâlnit la procesoarele de semnal specializate și se folosește în calculul transformatei Fourier rapide.